PAT-NO:

JP402263473A

DOCUMENT-IDENTIFIER:

JP 02263473 A

TITLE:

SEMICONDUCTOR DEVICE AND SEMICONDUCTOR STORAGE

DEVICE

PUBN-DATE:

October 26, 1990

INVENTOR-INFORMATION:

NAME

HISAMOTO, MASARU

KAGA, TORU

KIMURA, SHINICHIRO

SHIGENIWA, MASAHIRO

TANAKA, HARUHIKO

HIRAIWA, ATSUSHI

TAKEDA, EIJI

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

COUNTRY

N/A

APPL-NO:

JP01045403

APPL-DATE:

February 28, 1989

INT-CL (IPC): H01L029/784, H01L021/331 , H01L021/339 , H01L027/10 ,

H01L029/73

, H01L029/796

US-CL-CURRENT: 257/66, 257/347

ABSTRACT:

PURPOSE: To obtain a semiconductor device having a thin film transistor(TFT)

wherein integration density is high and electric characteristics are

by arranging a channel, at least a part of said channel, in a semiconductor

layer almost vertical to a semiconductor layer, and making the direction of a

current flowing in the channel nearly parallel with the substrate.

CONSTITUTION: A gate electrode 30 sandwiches a gate insulating film 91, and

surrounds a thin film semiconductor layer; a thin film part which is not

covered with a gate 30 is a source electrode 40 and a drain electrode 50; the

thin film semiconductor layer which is sandwiched by the gate 30 between the

electrodes 40, 50 constitutes a channel in the direction parallel with the

surface of a substrate 10. Since the channel is surrounded by an insulating

layer 20 and the gate insulating film 91, the channel is electrically isolated

from the substrate 10. The gate electrode 30 exerts field effect on the

channel via a gate insulating film 91, and performs three-terminal field effect

type transistor actions by a source electrode 40 and a drain electrode 50.

Hence excellent electric characteristics can be obtained by the gate, and a

finely miniaturized FET can be constituted in a plane view.

COPYRIGHT: (C) 1990, JPO&Japio

⑩日本国特許庁(JP)

① 特許出題公開

② 公開特許公報(A) 平2-263473

®Int. Cl. 5

識別記号

庁内整理番号

④公開 平成2年(1990)10月26日

H 01 L 29/784

8422-5F 8624-5F H 01 L 29/78

3 0 1 X 3 1 1 X*

審査請求 未請求 請求項の数 9 (全21頁)

②特 願 平1-45403

20出 願 平1(1989)2月28日

②発 明 者 久 本 大 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

②発 明 者 加 賀 徹 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑫発 明 者 木 村 紳 一 郎 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

切出 願 人 株式会社日立製作所

弁理士 中村 純之助

最終頁に続く

74代 理

東京都千代田区神田駿河台4丁目6番地

明 細 舊

1.発明の名称

半導体装置及び半導体記憶装置

- 2. 特許請求の範囲
 - 1. 基板上にソース電極とドレイン電極とを設け、 さらに該ソース電極及びドレイン電極間にチャ ネルと、該チャネルに絶縁膜を介して電界効果 を及ぼすゲート電極とを設けた電界効果トラン ジスタを有する半導体装置において、上記チャ ネルは、少なくともその一部分が基板にほぼ垂 直な半導体層に設けられ、上記チャネルを流れ る電流の方向は基板とほぼ平行であることを特 徴とする半導体装置。
 - 2. 上記電界効果トランジスタのチャネルは、その垂直方向の下部の上記基板との間の少なくとも一部分に絶縁層が配置されていることを特徴とする請求項1記載の半導体装置。
 - 3. 上記チャネルは、基板と実質的に絶縁されて いることを特徴とする請求項1記載の半導体装

甜.

- 4 ・ 基板上に、電荷結合部と、該電荷結合部に絶 糠膜を介して作用する複数のゲート電極とを設 けた電荷結合素子を有する半導体装置において、 上記電荷結合部の少なくとも一部分が基板とほ ぼ垂直な半導体層に設けられ、上記電荷結合部 における電荷転送の方向は基板とほぼ平行であ ることを特徴とする半導体装置。
- 6. 上記チャネルは、基板と実質的に絶縁されて

いることを特徴とする請求項 5 記載の半導体記 協装置。

- 8. 基板上にソース電極とドレイン電極と、該ソース電極及びドレイン電極間に配置されたチャネルと、該チャネルに絶縁膜を介して電界効果を及ぼすゲート電極とを設けた電界効果トランジスタを少なくとも一個及び容量を少なくとも一個有する半導体記憶装置において、上記チャネルは、少なくともその一部分が基板にほぼ垂

上記素子において集積度を高めると、例えば図中xで示したデバイス間隔が近づいてくると、 図中 a の矢印で示したフィールド絶縁膜 2 1 下を電流が流れ易く成る問題が生じてくる。

このような不要な電流パスを無くすため、

直な半導体層に設けられ、上記チャネルを流れる電流の方向は基板とほぼ平行であることを特徴とする半導体記憶装置。

- 9. 上記チャネルは、基板と実質的に絶縁されていることを特徴とする請求項8記載の半導体記憶装置。
- 3. 発明の詳細な説明

【産業上の利用分野】

本発明は、絶縁ゲート型電界効果トランジスタ を有する半導体装置及び半導体記憶装置に関する。 【従来の技術】

従来のMOS型電界効果トランジスタ(以下MOSFETと略す)について図面を用いて説明する。代表的な構造を第22図(a)に平面レイアウトで示し、このA-A・断面による断面構造を第22図(B)に示す。

この素子は、チャネル及びソース、ドレイン電極として用いる活性領域19の周囲に厚い絶縁膜 21を形成することで活性領域19を分離し、こ の活性領域19にゲート絶縁膜を形成したうえに

第23回に示すチャネル下に絶縁膜20を敷いた SOI(Silicon On Insulat or) 基板構造が考えられてきた。

この絶録物上に形成したFETについては、アイ、イー、イー、イー、イー、エレクトロン、デバイス、レター、第9巻第2冊の第97頁から第99頁 (IEEE Electron Device Letters, vol.9, No.2, Feb.(1988)pp.97~99) において論じられている。

さらに、ここに見られる構造の特徴として、絶

総膜20上のシリコンの厚さd すなわちチャネルの厚さを 0 . 1 μ m 程度以下の薄膜にしたことを上げられる。第22図に示した構造では、ゲートの電界効果が及び難くなっている。これに対して第23図で示した構造では、こうした電界効果の及びにくい領域を絶縁物に置き換えている。そのためゲートにより良好なデバイス動作の制御を行うことができる。【発明が解決しようとする課題】

上記従来技術の構造では、デバイスの流す電流 量Iとチャネル幅Wとの間には、

I ∝ W

の関係があるため、Wを小さくすると I も減少する問題があった。そのため、電流量を減らさずに 平面的な寸法を小さくすることができなかった。

本発明の目的は、高集積化に好適な半導体装置 及び半導体記憶装置を提供することにある。

【課題を解決するための手段】

上記目的は、(1) 基板上にソース電極とドレイン電極とを設け、さらに該ソース電極及びドレ

ンジスタの少なくとも一個は、ソース電極、ドレ イン電極、チャネル及び該チャネルに絶縁膜を介 して電界効果を及ぼすゲート電極を有する電界効 果トランジスタである半導体記憶装置において、 上記電界効果トランジスタのチャネルは、少なく ともその一部分が上記ソース電極及びドレイン電 極の間に基板にほぼ垂直に配置され、該チャネル を流れる電流の方向は基板とほぼ平行であること を特徴とする半導体記憶装置、 (6) 上記チャネ ルは、基板と実質的に絶縁されていることを特徴 とする上記5記載の半導体記憶装置、(7) 抵板 上にソース電極とドレイン電極とを設け、さらに 該ソース電極及びドレイン電極間にチャネルと、 該チャネルに絶縁膜を介して電界効果を及ぼすゲ ート電極とを設けた電界効果トランジスタを少な くとも二個有する半導体装置において、上記各々 のチャネルは、少なくともその一部分が基板にほ ば垂直な半導体層に設けられ、上記チャネルを流 れる電流の方向は基板とほぼ平行であり、上記二 個のチャネルの間に上記トランジスタの少なくと

イン電極間にチャネルと、該チャネルに絶縁膜を 介して電界効果を及ぼすゲート電極とを設けた電 界効果トランジスタを有する半導体装置において、 上記チャネルは、少なくともその一部分が基板に ほぼ垂直な半導体層に設けられ、上記チャネルを 流れる電流の方向は基板とほぼ平行であることを 特徴とする半導体装置、 (2) 上記電界効果トラ ンジスタのチャネルは、その垂直方向の下部の上 記基板との間の少なくとも一部分に絶縁層が配置 されていることを特徴とする上記1記載の半導体 装置、(3)上記チャネルは、基板と実質的に絶 縁されていることを特徴とする上記1記穀の半導 体装置、(4)基板上に、電荷結合部と、該電荷 結合部に絶縁膜を介して作用する複数のゲート電 極とを設けた電荷結合素子を有する半導体装置に おいて、上記電荷結合部の少なくとも一部分が基 板とほぼ垂直な半導体層に設けられ、上記館荷結 合部における電荷転送の方向は基板とほぼ平行で あることを特徴とする半導体装置、 (5) 基板上 に少なくとも二個のトランジスタを有し、該トラ

本発明において、チャネルは基板と実質的に絶縁されていることが好ましい。ここに実質的とは完全に絶縁されていなくても、その作動電圧において絶縁されている場合とほぼ同様の効果を及ぼすことである。また、半導体層は薄膜であることが好ましい。

(作用)

基板にほぼ垂直な半導体層にチャネルを設け、 チャネルを流れる電流の方向を基板とほぼ平行と したFETにおいては、半導体層の高さを高くす ることにより電流量を決めるチャネル幅を拡げる ことができる。そのためゲートによる良好な電気 特性を得る薄膜チャネル効果を損なうこと無く、 半導体層の高さを確保することで電流量を維持し、 かつ、平面的には微細化したFETとすることが できる。

(実施例)

以下、本発明の実施例を図面を用いて説明する。 第1図は、本発明の特徴を表した素子構造図である。基板と垂直に立つ薄膜半導体層は、絶縁層20により基板10と分離されている。ゲート電のは、ゲート絶縁膜91を挟んで薄膜半導体層を取り囲んでいる。ゲートに覆われていなしたソース電極40及びドレイン電極50であり、その間のゲートに覆われた薄膜半導体層が基板面と

形成する。このパターニングはシリコン酸化膜によって行なってもよい。以下ここではこのように基板に垂直に立った、その一部をチャネルとして用いる層を、半導体層と呼ぶことにする。

このとき半導体層100の厚さをゲートの電界 効果により延びるであろう空乏層幅より小さくすると薄膜トランジスタ動作を得ることができる。 すなわち、ゲートにバイアスを加えチャネルがオン状態となるチャネル部表面が強反転した状態で、半導体層内は空乏状態ないし反転状態とすることができる。このため、半導体層内の正孔密度を低く抑える等のゲートによる制御を行なうことができる。

ゲートがゲート給縁膜を介して基板側に伸ばす 空乏層幅 X d 、すなわち電界効果の及ぶ範囲は、

ここに Ks: 基板半導体の誘電率

ε。: 真空の誘電率

øs: 表面が強反転状態となるときの表

平行方向にチャネルを構成する。チャネルは、絶 縁層20及びゲート絶縁膜91により囲まれてい るため、基板10と電気的に分離されている。

ゲート電極30はゲート絶縁膜91を介してチャネルに電界効果を及ぼし、ソース電極40とドレイン電極50により3端子電界効果型トランジスタ動作を行う。

この構造はP型チャネルトランジスタでもN型チャネルトランジスタでも同様に作ることができる。ここでは、N型チャネルトランジスタの形成方法を第2図を用いて説明する。第2図は、第2図(a)、(b)、(c)、(e)は第1図のaーa断面を示したものである。

(第2図(a)) P型シリコン基板表面を熟 酸化して、20nm程度のシリコン酸化膜151 を形成し、シリコン窒化膜701をCVD法によ リ20nm程度堆積してから、レジスト201に より細線状にパターニングし、さらにRIE法に より基板を垂直に1μm程度エッチングし、基板 と垂直に立つ厚み0.1μmの半導体層100を

面空乏層でのポテンシャル変化

q : 電子電荷量

Ns:基板の不純物濃度

である。そのためシリコンチャネルにおいて、たとえば基板不純物漁度 5 × 1 0 ^{2 6} c m ⁻³ のとき X d = 0 . 1 μ m 程度となる。本実施例では後の工程で説明するように、半導体層 1 0 0 は両側からゲート電極 3 0 によって電界効果が及ぼされる。そのため半導体層の膜厚を 0 . 2 μ m 以下に設定すればよい。

(第2図(b)) 上記薄膜形成後、レジストマスクを除去し、基板表面に20nm程度のシリコン酸化膜152を形成し、CVD法を用いてションな化膜を20nm程度堆積し、RIE法を用いてシリコン窒化膜を異方的にエッチングで表のはいる。上記基板をフッ酸系のエッチンによりシリコン窒化膜7001及び700で覆いたよりいない部分のシリコン酸化膜152を取り除き、フッ硝酸系のウェットエッチングにより

底部シリコンを軽くエッチングしてから1100 でのウェット雰囲気でフィールド酸化することに より半導体層以外の基板表面に選択的に厚いフィ ールド酸化膜をつけることができる。この酸化膜 が絶縁層20となる。このとき、半導体層底部は、 両側より酸化膜が成長するため、延びてきた酸化 膜がつながり、これによって半導体層100は基 板10と分離される。

(第2図(c)) シリコン窒化膜700、7 01をウェットエッチングで取り除いた後、薄膜 表面を酸化し熱酸化膜(図示せず)を形成し、フ の酸系の等方的なエッチングを行いこの熱酸化膜 を除去することで、半導体層表面取り除き、また、 半導体層100の膜厚を所定のものに整える。この のあと酸化により10nmの厚さのゲートと のあと酸化により10nmの厚さのがカート酸 91を形成し、ゲートとなる多結晶シリコン 30′を200nm程度堆積し、レジスト材により リパターニングし、これをマスクにゲートを のがアートでは リパターニングにより加工する。ゲート電極と半導体

3 0、ソース電極4 0、ドレイン電極 5 0 の表面に熱酸化膜(図示せず)を成長せしめた上にシリコン酸化物15 0 を堆積したのち、ゲート電極 3 0、ソース電極4 0、ドレイン電極 5 0 にコンタクトホールを開孔し各々配線を行う。コンタクトの形成は半導体層1 0 0 の側面に接するようにすることで、コンタクト面積を大きくし、コンタクトの抵抗を小さくすることができる。

以上、第1回に示した素子構造の製造方法を示したが、この方法を改良した例を示す。第2回(b)工程において、エッチングによる半導体層形成に際し、例壁のみにシリコン窒化膜700を形成後、さらに半導体基板エッチングを追加することで、半導体層100の例壁下部にはシリコン窒化膜をつけない領域を形成できる(第2回(e))。この後にフィールド酸化すれば、半導体層100下の絶縁層20の形成を容易にすることができる。

また第2図(a)の工程において、半導体層上 部にシリコン窒化膜701を予め堆積することで、

のゲート絶縁膜以外の半導体層表面のゲート酸化 膜をフッ酸系ウェットエッチングにより除去しり ンをドープすることでソース電極40、ドレイン 電極50の拡散層及びゲート電極となる多結晶シ リコン30′に高濃度のリンを導入し、熱アニー ルを加えることで不輔物を活性化してソース、ド レイン及びゲートの各電極を形成する。このソー ス、ドレイン電極への不純物導入は、ゲートをマ スクとしてイオン打ち込み法により行ってもよい。 半導体層の両側面に対して基板と斜め方向からイ オン打ち込みすることで形成できる。また半遺体 層の高さが低いとき、たとえば 0 . 2 μ m 程度の ときには、イオン打ち込み後熱処理により不統物 を広く拡散せずにソース、ドレイン電極が形成で きること、また、打ち込みエネルギを低く設定で きるためフィールド酸化膜でイオン打ち込みの不 純物を止めることができるため、基板面にほぼ垂 直な方向から打ち込むことで形成してもよい。

(第2図(d)) この図は第1図b-b断面を示す。第2図(c)の工程の後に、ゲート電極

半導体上部の酸化を抑えたが、上部にはシリコン 窒化膜を敷かずにフィールド酸化することで、半 導体上部にも酸化膜を形成することができる。こ の場合、半導体層上部の酸化膜は、後のゲート加 エの際にエッチングのストッパー層として働く。

なお、半導体層の高さはトランジスタのチャネル幅を決める。そのため、半導体層を高くし、これとで、流れる電流量を増大できる。しかし、ドマを高くは、後工程においてツース、ドで行わなければならず、コンタクトの引出層形形の関になる。そのため、第2図(f)に他の半導体層の横断面図を示す様に、チャネル以外の半導体のの高さを低くすることで回避することで可避することでできる。

本発明構造では、ゲート電極がチャネルとなる 半導体層を乗り越えるため、従来の平面型MOS FETにくらベゲート長が実効的には長くなる。 そのため、ゲート配線抵抗が増大する問題がある。 しかし第2図(8)に示すようにゲート電極30 の多緒品シリコンの堆積を隣接チャネル間の幅の 1 / 2 以上の厚さにするとゲート上部はほぼはできたがった抵抗を従来りとができる。をがった、第2 2 ができる。をかったのできる。をは、第2 2 ができる。をは、アートはたり、アートはたり、アートはでは、アートはでは、アートはでは、アートができる。なが、アートができる。なが、アートがある。なが、アートがある。なが、アートがある。なが、アートがある。なが、アートがある。なが、アートがある。なが、アートがある。とができる。

本発明の素子は、基板とは絶縁されているため同一基板上又はチップ上において集積しても、各々は独立した素子であり、素子間の分離は良好におこなうことができる。そのため従来のCMOS構造で問題視されていたラッチアップをおこしにくく、また、α線や宇宙線等の引き起こすソフトエラーも避けることができる。

半導体層の厚さをより薄くすると、ゲート電極

第4回は、本発明をDRAMセルに応用した実施例を示すもので、第4回(a)は平面図、第4回(b)は側面透視図である。第1回に示したトランジスタのソース電極に配線によるコンタクトをとる代わりに、ゲート絶縁膜同様にソース電極周囲を容量絶縁膜90で覆い、その上にプレート

によるチャネル制御がより強く効く。そのため、 シリコンチャネルにおいて 0 . 1 μ m ないし 0 . 0 5 μ m 程度にすることで良好な薄膜トラン ジスタ特性を得ることができる。

ここでは、酸化法を用いてSOI基板構造を形成したが、基板内に高濃度の酸素をイオンI基板内に高濃度を形成したSOI基板(いわゆる"SIMOX")できたSOI基層を形成してできた。以上、シリコン酸化物層を挟んでシリコン単結局を張り合わせることにより形成した。SOS(Silicon On Sapphire)基板を用いて、本発明デバイス構造を作ることができる。

なお、半導体層の下部に両側から延びる絶縁層がつながらない状態では、素子と基板との電気的 絶縁分離の効果は失われる。しかし、薄膜半導体 に作るチャネルに対し、両側のゲートが行う電界 効果による良好なチャネル電気特性の制御や、高 集積化に好適等の素子の特徴を保つことができる。

電極60を付けることにより、容量部41を形成できる。第4回では、ワード線31及びビット線80により2ピットのメモリを構成している。第4回に示すように容量部41のレイアウトを複雑化し、T字型とすることで表面積を増大させ容量を増やすことができる。

また、第4図(c), (d), (e)に示すように薄膜半導体上に容量部41を積み上げて容量を増大させることができる。第4図(c)は平面図、第4図(d)は(c)のAーA、線での断面図である。ソース電極40、ドレイン電極50のチャネル側に低濃度不純物拡散層45、55を形成し、DDD型のトランジスタを形成した。また第4図(e)は他の実施例で、図に示すようにワード線31形成後、ビット線80を形成し、その後容量部41を積み上げても良い。

第5 図は、本発明をトレンチ型の D R A M セルに用いた実施例を示す素子断面図、第6 図は、その製法を示す工程図である。

第5図において容量部41は基板に掘ったトレ

ンチ96内部にあり、その周囲を容量絶縁膜90 を挟んで基板プレート60′により構成される。

フィールド酸化膜20上の半導体層100を用い、ワード線31をゲートとする薄膜トランジスタを介してビット線80から容量部41に電荷情報を書き込むことができる。

第6回を用いて第5回の実施例における素子の 形成法を説明する。

(第6図(a)) ポロンを濃度1×10¹ cm⁻¹イオン打ち込みし熱処理により拡散して p型ウェル11を形成したシリコン基板10表面 を熱酸化し、20nm程度の酸化膜(図示せず)

をエッチングしトレンチ上部の側壁900を開口したのち、再び多結晶シリコンの堆積及びエッチパックを繰り返すことで、トレンチ内部に多結晶シリコンを詰め込み、容量部41を形成する。その後、シリコン窒化膜701を熱リン酸系のウェットエッチングにより除いてから、シリコン酸化膜701′を50nm堆積した後、半導体層を形成するためのレジスト201をパターニングする。

上記工程において、シリコン酸化物及びシリコン窒化膜の堆積を行わずにつぎの工程で半導体層の形成と熱酸化を行ってからシリコン窒化膜の堆積を行ってもよい。

(第6図(c)) 上記レジスト201のマスクをもとに基板を垂直にエッチングし、トランジスタとなる半導体暦100を形成する。該半導体層100を熱酸化し、半導体層表面に10nmの酸化膜を成長させてから、シリコン窒化膜702を20nm堆積し、容量部41と半導体層100

を形成し、その上にシリコン窒化膜701をCVD法により20mm程度堆積してから、レジストにトレンチパターンを形成する。これをマスクにRIE法により異方的にシリコン窒化膜701をエッチングし、さらにRIE法により基板を垂直に5μm程度エッチングしてトレンチを形成した後レジストを除去し、トレンチ表面に容量絶縁膜90を形成する。

(第6図(b)) 上記基板全面に多結晶シリコンをCVD法によりトレンチ径の1/2程度以上地積したのちエッチバックし、基板表面より500nm程度の深さまで多結晶シリコンを除去し、トレンチ内部に容量部となる多結晶シリコンを残す。エッチバック法とは異方的エッチング等でできた基板上の溝パターンのもっともひろい幅の1/2以上の厚さまで等方的な堆積をすると基板表面がほぼ平坦化されることを利用し、堆積後に基板に垂直なエッチングをおこなうことで、形成されていた溝部分のみに堆積物を残す方法である。

上記多結晶シリコンをマスクに容量絶縁膜90

との接続部及び半導体層100を保護するため、 半導体層100に接するトレンチ上面の一部に引 出部形成用マスクをかけてから、 異方的にエッチ ングすることで半導体層100及びトレンチ引出 部をシリコン窒化膜701′, 702により覆う。 ここでウェル不純物をさらに1×10¹³ cm ⁻² にイオン打ち込みすることでチャネルとは別に、 プレート電極となる基板の不純物濃度及びp型を 設定できる。

(第6図(d)) 上記基板よりレジストを除去し、フィールド酸化することで厚い絶縁膜20を形成し、チャネルとなる半導体層100を基板より絶縁分離する。このとき、半導体層100と容量部41とを電気的に接続する部分は、前記シリコン窒化膜702で被覆されているので、酸化膜が成長せず電気的導通が保持される。こののちシリコン窒化物702を除去する。

(第6図(e)) 辞膜表面を酸化し20nmの厚さのゲート絶縁膜(図示せず)を形成した後、ワード線31を形成する。以下配線等の工程は、

第一実施例と同様である.

本実施例においては、トレンチ容量一個に対して確膜半導体で構成されたトランジスタは一個である。これに対して、チャネルとなる半導体層を1つのトレンチ容量に対し複数個形成することで、実質的にトランジスタのチャネル幅を増やし、流れる電流を増大させることができる。

本発明構造のデバイスを選択トランジスタとして用い、チャネルを縦型の薄膜化することで平面的なスペースを縮小することができる。第7回に示すように、DRAMにおいて従来アイソレーシジスタ領域として有効に使うことができる。このため、メモリセル面積の減少、或は、蓄積容量を増大する効果がある。第7回(a)のRAMの平面配置図であり、第7回(c)は、第7回(a)のB-B/断面である。

容量部41は隣接容量部間のアイソレーション に必要な領域を除き、メモリセル内に最大限の面

レンチ内に形成後、レジストを強布し、エッチングバックすることで、シリコン酸化物表面までレジスト 2 1 0 を詰める。

(第10図(b)) その後、シリコン酸化物 211を除去し、基板面とレジストの段差を用い てレジスト側壁にスペーサ212を付ける。この は改差のあるパターン上に等方的に一堆で さの堆積を行なったのち、基板と垂直にのみ堆積を はなったのちと段かにした は厚だけエッチングすると段がでした。 を現すことができる。以下ことにすること形成スペーサと呼ぶことにすることにすることにする。 と呼ばマスクに基板でよったした半導体層101 を形成することができる。

第10図(c)は、他の実施例を示し、トレンチ周囲の半導体層100へ容量部41から引出層300を用いて接続してもよい。

第11図 (a) は2交点配置における2セルの 平面配置図、第11図 (b) は (a) のA-A' 断面、第11図 (c) は (a) のB-B断面であ 様を持つようにレイアウトできる。半導体層 100は、この容量部41を挟み、ワード線31 がその容量部の上を横切ることができる。また、 トレンチ関ロ部250を除いて表面がフィールド 酸化膜20に覆われているため、その上部に作る コンタクト等の形成にとって、容量部41のレイ アウトを考慮しなくて良い。

第8図は、微細なメモリセル面積を実現し得る DRAM用メモリセルの実施例である。一つの溶 膜半導体を選択トランジスタのチャネルとして用 いた2交点型のメモリセル配置を示している。

第9図は、チャネル薄膜100をトレンチマスクと自己整合的に形成したものである。第9図(a)は2つのセル配置を示した平面図、第9図(b)は、(a)のA-A′断面、第9図(c)は(a)のB-B′断面である。

(第10図(a)) 基板上に500nm程度 のシリコン酸化物211を堆積した上から、トレンチを形成するためのパターニングを行ないそれ をマスクにトレンチを形成する。容量部41をト

る。トレンチ96内の容量部41は、トレンチ間口部250から引出層300により半導体層100と接続する。引出層300は、ワード線31、31′ 例壁にシリコン酸化物によるスペーサ310を形成することでワード線31、31′と自己整合的に形成することができる。

第12図は、半導体層100を隣接セル間の基板シリコンを利用して設けた時の2交点配置を示す平面図である。容量部41は引出層300により半導体層100に接続されている。ワード線31により、半導体層100に選択トランジスタが構成され、ビット線コンタクト400を介しデータ線(図示せず)につながる。

第12図に示した素子は、次のようにして製造する。第13図に示すように、基板にトレンチを開孔し容量部41を形成後、等方的にエッチングすることで突起部を細らせ、所定の厚さの半導体層100を形成する。この工程で、熱酸化により半導体層表面層を酸化膜にし、シリコン酸化物を除去することで突起部を細らせ、半導体層100

また、トレンチを形成するとき、0.1~
0.2μm程度の間隔でエッチングすることで、トレンチと半導体層100を同時に形成することができる。第14図(a)は2交点での4ビットのメモリセル平面配置図、第14図(b)は(a)のA-A′断面図、第14図(d)は他のメモリセル平面配置図である。

第16図は1交点配置による他の実施例である。
(a) は2セルの平面図、(b) は (a) のAA′ 断面図である。

また、第17図に示すように半導体間100を 十分に薄くすることで、片側のみにゲートを付け ても良い。この表子では半導体間は0.1μmの 第14回に示す実施例において、基板表面に厚さ500mm程度のフィールド酸化膜25を熱酸化により形成してからトレンチ96を開孔することがのおいたができる。このを形成することができる。このできる。このでは、一次では、関連をは、対したフィールド酸化膜25により電気的に分離されているに関サックに、では、できる。というに、では、できないのでは、できないのでは、できないであっても、では、できないであっても、では、できないであっても、できないである。また、では、関のトレンチとの分離余裕なやでは、できないの位置に配置してもよい。

この実施例の構造では、容量部も基板とともにフィールド酸化して分離するため、容量部の形成時にチャネルを形成するための制約がすくなくてすむ。

他の実施例として第15図に示すように容量部

薄膜に設定すればよい。第17図(a)は1ゲートでの平面配置図、(b)は(a)のA-A′断面図である。半導体層100の片側にシリコン酸化物によるスペーサ500を形成し、その上をゲート電極30を走らせ、ソース電極40、ドレイン電極50とでトランジスタ動作を得ることができる。

第17図 (c) は他の実施例で、図に示すように段差節501において、半導体層100を用いてトランジスタを形成しても良い。

第18図は、本発明構造のトランジスタを用いて、5段のCMOSインバータチェーンを形成したものである。第18図(a)は、平面配置図、第18図(b)は(a)のA-A′断面図である。像状の薄膜半導体層103がNMOSを構成し、溶膜半導体層104がPMOSを構成する。また、この実施例においてゲート30個壁にシリコン酸によるスペーサ500形成後、シリコン薄膜表面を金属、例えばタングステン等との反応でできるシリサイド層600を設け、薄膜半導体層の

導電性を高めることができる。 従来のソース、ドレインとなる拡散層では、抵抗や基板との寄生容量により、配線層として用いることが困難であったが、本実施例においては、1層目の配線層として用いることができる。また、各々の奏子が独立しているため、集積しても容易に奏子間のアイソレーションを保ことができる。

し、さらにゲート酸化膜91を付けてから上部ゲート電極30を形成する。チャネル910では裏側のゲート電極32の電位すなわちゲート電極32に替えられた電荷量によってゲート電極30のVいが変化する。この変化を読みだすことでメモリ素子として動作させることができる。

第25図(a)はSRAMのメモリセル等価図である。ここで基板の記号を用いてPMOS、NMOSを表示してある。本発明構造トランジスタでは基板を分離しているため、トランジスタ間の分離を容易であることから近付けて配置することができる。そのため、本トランジスタは、SRAM構造のようにトランジスタを高楽積する必要性の高いときに有効である。

第25図(b), (c) に実際の素子構成例を 示す。第25図(b) は平面レイアウト図、同図 (c) は (b) の A - A′ 断面図を示す。

第25図(b)のαで示した枠が1ピットのメ モリセルを構成しており、(b)は2ピットのセ ル配置例を示している。第25図においてワード のとき、マスク側壁にスペーサ805を形成し、その前後2度インプラすることで片側のみ2段の 漁度分布を持つようにすることができる。これによって中濃度領域802′を形成することができる。

同様にバイポーラトランジスタとMOSFETを併せもつ回路を形成した他の半導体装置の平面レイアウト図を第21図(a)に、その等価回路図を同図(b)に示す。この装置の形成も第19回に示した例と同様な方法で行なうことができる。

第24図に2トランジスタによるDRAMセルを本発明構造のトランジスタを用いて形成した例を示す。(α)は等価回路図、(b)は漢子の断面図、(c)は(b)のA-A′切断面で(b)とは直交する向きの断面構造を示したものである。半導体層100上に週択トランジスタβは、半導体層100を裏側のゲート電極32とし、その上にゲート酸化後多結品シリコンを500人程度CVD法により堆積し、チャネル910を形成

線31をゲートとするトランジスタ (a)、(b) は半導体層100を用いて形成されている。トラ ンジスタ (c)、(d)は、トレンチ96により 基板内部の埋め込み n ⁺ 層61とゲート30によ る概型のトランジスタによって形成されている。 ゲート30と半導体層100はコンタクト402 により接続している。トランジスタ(e)、(f) は、ゲート30上に積み上げた多結晶シリコン 30' をチャネルとするポリシリコンMOSトラ ンジスタで形成されている。このチャネル層 30′はゲート30上に堆積したゲート絶縁膜 92を介しゲート30層により制御される。多結 品シリコン暦30′はトレンチ96パターン上で 各々対となるゲート30とコンタクトをとり、他 娘をコンタクト403を介して電源線51につな がる.

第26図に示すように本発明構造では、ゲートを重ねることで、電荷結合素子 (CCD) を作ることができる。1×10¹⁶cm⁻³ 濃度のP型半 導体層100の周囲に1×10¹⁷cm⁻³のN型

特開平2-263473 (11)

中濃度不統物層803を形成しゲート絶縁膜90をつけ、その上にゲート電極30を形成し、ゲート電極30の上を選択的に酸化してシリコン酸化膜層102を形成したうえにゲート電極30に重なるようにゲート電極32′を形成する。ゲート電極に対し順次パイアスを加えることで半導体層100中を電荷を転送することができる。

【発明の効果】

本発明によれば、高集積でかつ良好な電気特性を 有する薄膜トランジスタを有する半導体装置を得 ることができる。またこの薄膜トランジスタを用 いて、集積化に好適で、かつ、良好な電気特性を もった半導体記憶装置を得ることができる。

4. 図面の簡単な説明

第1回は、本発明の一実施例の半導体装置の構造図、第2回は第1回に示した半導体装置の製造方法を示す工程図及び他に実施例の半導体装置の製造方法を示す工程図、第3回、第4回、第5回は本発明のさらに他の実施例の断面図、平面図及び側面透視図、第6回は第5回に示した実施例の

第10回、第11回、第12回、第13回、第 14回、第15回 、第16回、第17回、第 18回及び第20回は、本発明のさらに他の実施 例の断面図及び平面図、第19回は第20回に示 した実施例の平面レイアウト図及び回路図、第 21回はさらに他の実施例の平面レイアウト図及 び回路図、第22回及び第23回は、従来の半導 体装置の断面図及び平面レイアウト図、第24回、 第25回及び第26回は本発明のさらに他の実施 例の平面図、断面図及び回路図である。

製造方法を示す工程図、第7図、第8図、第9図、

10… 基板 11… ウェル

19…活性領域 20…絶綠層

21… 絶縁膜 25… フィールド酸化膜

30、32、32′ …ゲート電極

30′…多結晶シリコン

31、31′ … ワード線 40 … ソース電極

40′ … ソース配線

41…容量部

45、55…低濃度不純物層

50…ドレイン電極 51…電源線

60…プレート電極

60′…基板プレート

61… 埋め込み n * 層

80…ビット線

90…容量絶緣膜

91…ゲート絶縁膜

96…トレンチ

100、101…半導体層

102…シリコン酸化物層

103、104… 薄膜半導体層

150、151、152、211…シリコン酸化物

201、210…レジスト

212、310、500、805…スペーサ

250…トレンチ開口部 300…引出層

400…ビット線コンタクト

402、403…コンタクト

501… 段差部

510…インプット孔

660…シリサイド層

700、701、701′、702…シリコン窒化膜

800…エミッタ

801 … ペース


802…コレクタ

802′, 803…中濃度領域

900… 側壁

910…チャネル


代理人弁理士 中 村 純 之 功





10…基板 20…总级局 30…丁一包括 40…Y-又建社 50…ドレイン包括

第1図

特開平2-263473 (12)








第 2 図


40…ソース電芒 40…ソース配線 150…シリコン酸化膜




20---絶録層 30---ケート電石 40---ソース電石 50---ドレイン電石 100---半草体層 91 10 100 100 (g) 20---- 絶縁層 30---- ケート電極 30'---- 多結晶シリコン


第 2 図

第 2 図







第 3 図




第 3 図






31…ワード線 41…容量部 50…ドレイン 60…プレート電極 80…ビルト線 90…容量経経緩緩

第 4 図




第 4 図

(e)





第 4 図



20---絶縁層 31---ワード線 41---容量部 80---ビー・ト線 90---容量絶縁膜


第 5 図








第 6 図

31…ワード線 60…基板プレート











第 10 図






(a)


第13 図

(b)

第 11 図

B'





艳微层 20


刀一儿ド酸化膜 25

96 トレンチ


300

400 に、トロコンタクト


第14図




第 14 図




(d) 第14 図





第 15 図 96 FL>+ 150 シリコン酸化物 250 トレンチ閉口部 300 引出層






第17図







第19図

特開平2-263473 (19)





第 20 図



19 治性領域


21 絶縁膜

第 22 図


30 デート電社

40 ソース電極


50. ドレイン電松




第 21 図




第 23 図




第24図





92 100 第 25 図 (c)

9/4/05, EAST Version: 2.0.1.4



第 26 図

_	夏の約 nt. C 01 し	l. ⁵	/221		識別記号		庁内整理番号
П	21 27 29	21/331 21/339 27/10 29/73				8624-5F	
		29	796				8526-5F H 01 L 29/72 8422-5F 29/76 3 0 1 A
@発	明	者	茂	庭	昌	弘	東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内
個発	明	者	Ħ	中	冶	彦	東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内
個発	明	者	ग	岩	•	篤	東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内
@発	明	者	武	田	英	次	東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内